🔥作者简介: 一个平凡而乐于分享的小比特,中南民族大学通信工程专业研究生,研究方向无线联邦学习 🎬擅长领域:驱动开发,嵌入式软件开发,BSP开发 ❄️作者主页:一个平凡而乐于分享的小比特的个人主页 ✨收录专栏:硬件知识,本专栏为记录项目中用到的知识点,以及一些硬件常识总结 欢迎大家点赞 👍 收藏 ⭐ 加关注哦!💖💖

特性 | SDRAM(同步动态随机存取存储器) | DDR SDRAM(双倍数据速率SDRAM) |
|---|---|---|
发布时间 | 1993年 | 2000年(DDR1) |
工作方式 | 每个时钟周期传输一次数据 | 每个时钟周期传输两次数据(上升沿和下降沿) |
数据传输率 | 较低 | SDRAM的2倍(同频率下) |
电压 | 3.3V | 2.5V(DDR1)、1.8V(DDR2)、1.5V(DDR3)、1.2V(DDR4) |
引脚数量 | 168针(DIMM) | 184针(DDR1)、240针(DDR2/3/4) |
带宽示例 | PC133:1.06 GB/s | DDR-400:3.2 GB/s |
常见类型 | PC100、PC133 | DDR、DDR2、DDR3、DDR4、DDR5 |
时钟信号:┌──┐┌──┐┌──┐┌──┐
│ ││ ││ ││ │
数据读取: D1 D2 D3 D4
只在时钟上升沿传输数据关键特点:
应用场景:
时钟信号:┌──┐┌──┐┌──┐┌──┐
│ ││ ││ ││ │
数据读取: D1 D2 D3 D4 D5 D6 D7 D8
↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑
在时钟的上升沿和下降沿都传输数据关键特点:
SDRAM (1993) → DDR1 (2000) → DDR2 (2003) → DDR3 (2007) → DDR4 (2014) → DDR5 (2020)
频率:100-133 MHz → 200-400 MHz → 400-1066 MHz → 800-2133 MHz → 1600-3200 MHz → 3200-6400 MHz+
电压:3.3V → 2.5V → 1.8V → 1.5V → 1.2V → 1.1V┌─────────────────┐
│ 存储单元阵列 │
│ ┌───┐ ┌───┐ │
│ │体0│ │体1│ │← 两个存储体交替工作
│ └───┘ └───┘ │
│ 列解码器 │
│ 行解码器 │
│ I/O缓冲器 │→ 只在时钟上升沿输出数据
└─────────────────┘┌─────────────────┐
│ 存储单元阵列 │
│ ┌───┐ ┌───┐ │
│ │体0│ │体1│ │← 更多存储体(DDR4可达16个)
│ └───┘ └───┘ │
│ 预取缓冲 │→ 关键创新!预先读取更多数据
│ (2/4/8/16-bit)│
│ 双沿触发器 │→ 允许上升沿和下降沿都传输
│ I/O缓冲器 │
└─────────────────┘SDRAM像单车道收费站:
DDR像双车道收费站:
假设两种内存都以100MHz工作:
SDRAM (PC100):
DDR-200(实际时钟100MHz):
结果是:相同时钟频率下,DDR提供双倍带宽!
SDRAM DIMM(168针):
┌─────────────────┐
│ │
│ 两个缺口 │← 关键识别特征!
│ ┌───┐ ┌───┐ │
└────┴───┴─┴───┴─┘
DDR DIMM(184针):
┌─────────────────┐
│ │
│ 单个缺口 │← 位置与SDRAM不同,防止误插
│ ┌───┐ │
└────────┴───┴────┘由于DDR在更低电压下工作:
目前DDR5已经普及,主要特点包括:
理解SDRAM与DDR的区别,不仅帮助我们认识计算机发展历史,更能理解现代计算机性能提升的关键技术路径。从SDRAM到DDR的演进,体现了电子工程中"如何在不大幅增加频率的情况下提升性能"的智慧解决方案。